当T触发器的激励端T接"1"时，触发器的次态是()

设计一个能存放8位二进制代码的寄存器，需要()个触发器。

对于边沿JK触发器，当J=0，K=0时，触发器的次态为()

同步时序逻辑电路设置统一的____，所有触发器的状态变化在同一个时钟脉冲控制下同时发生。异步时序逻辑电路状态的改变直接依赖于____信号，存储电路中的触发器状态变化并不同时发生。

根据计数器过程中数字增减规律的不同，计数器还可以分为____计数器，____计数器和可逆计数器三种。

边沿T触发器次态为"0''的一个条件是()

由10级触发器构成的二进制计数器，其模值为()

一片MSI四位二进制数比较器7485，对于其功能，描述不正确的是()

n位二进制代码的译码器，必然有____个输出端，且译码器工作时，只有____个呈现有效电平。

二进制译码(编码)和二一十进制译码(编码)有何不同?