已知某组合逻辑电路的输人A、B、C和输出D的波形图如图3-5所示。写出该电路的真值表和逻辑函数表达式,并用最少的与非门来实现。

图3-6所示为触发器和其输入波形图,若初态Q=1,试画出输出端Q、Q非的波形。

分析图3-7所示时序逻辑电路。

试设计同步模七(七进制)加三计数器(位内以二进制数表示七进制)。选用JK下降沿触发器设计。

图1-1所示的电路中的U及I为

下列表达式中,正确的是

图1-2所示电路的等效电阻Rab=

差动放大电路对()有抑制作用。

图1-3所示三极管为()管,工作状态为

集成运放在线性运用时的两个特性,即“虚断”和“虚短”是根据()理想条件得到的。